РЕАЛІЗАЦІЯ БАГАТОПОТОЧНОСТІ НА АРХІТЕКТУРІ МУЛЬТИМЕДІЙНИХ ПРОЦЕСОРІВ NEXPERIA

Наталія Христинець

doi:10.31649/1999-9941-2022-55-3-59-64

Автор(и)

Наталія Христинець Луцький національний технічний університет

DOI:

https://doi.org/10.31649/1999-9941-2022-55-3-59-64

Ключові слова:

архітектура комп’ютерів, багатопроцесорні системи, мультимедійний процесор, паралельні обчислення, Nexperia, TriMedia

Анотація

Розглянуто структуру мультипроцесорних систем на архітектурі сучасних мультимедійних процесорів Nexperia з 32-розрядним обчислювальним ядром. Досліджено сфери застосування мультимедійних процесорів, як процесорів загального призначення та їх функції обробки даних. Мультимедійні процесори використовують або функціональні архітектури з обмеженою гнучкістю, але вищою швидкістю та ефективністю, або програмовані архітектури з підвищеною гнучкістю. Проаналізовано архітектуру одного з процесорів Nexperia – TriMedia ТМ-1300 та наведено схему його основних компонент, принцип роботи центрального арбітражу шини процесора та способи нарощення його швидкодії. Виявлено, що удосконалені процесори загального призначення забезпечують підтримку мультимедіа шляхом включення нових мультимедійних інструкцій і їх паралельного виконання за допомогою підходу співпроцесора SIMD. Вони забезпечують підтримку мультимедіа, включаючи мультимедіа інструкції в набір інструкцій. Замість виконання певних мультимедійних функцій (наприклад стиснення та 3D графіки), мультимедійні процесори надають спеціально створені інструкції для підтримки загальних операцій у обробці відео. Ці інструкції включають підтримку 8-бітних типів даних (пікселів), ефективну адресацію даних і інструкції вводу/виводу. У статті розглянуто можливості програмної реалізації розпаралелення роботи процесорів за допомогою технологій паралельної обробки, яка досягається способом поділу одного виконання завдання на декілька незалежних менших завдань. Запропоновано програмну реалізацію роботи статичним та анонімним методом. Наведені коди програм та результати їх тестування. Доведено, що розбиття різних частин завдання між кількома обчислювальними ресурсами СPU дає змогу скоротити час виконання програми та вдосконалюють потенційну обчислювальну потужність роботи комп’ютерної системи.

Біографія автора

Наталія Христинець, Луцький національний технічний університет

кандидат технічних наук, старший викладач кафедри комп’ютерної інженерії та кібербезпеки

Посилання

L. Wanga, “Research on the Performance of Robot Multiprocessor Control System Based on BS Structure Digital Media”, Microprocessors and Microsystems. 2020. [Online]. Available: https://www.sciencedirect.com/science/article/abs/pii/S0141933120300910#. Accessed on: Au-gust 20, 2022.

V. O. Denisyuk, S. M. Tsirulnyk, Microprocessor control systems: academic. Manual. Vinnytsia, Vinn. national agrarian university: CREATIONS. 2021, 204 p.

V. Padmajothi, J. MazherIqbal, V. Ponnusamy “Load - aware intelligent multiprocessor sched-uler for time-critical cyber-physical system applications”, Computers & Electrical Engineering. 2022. [Online]. Available: https://www.sciencedirect.com/science/article/pii/ S0045790621005462#. Accessed on: August 20, 2022.

C. Ranger, R. Raghuraman, A. Penmetsa, G. Bradski and C. Kozyrakis, “Evaluating MapReduce for Multi-core and Multiprocessor Systems”, 2007 IEEE 13th International Symposium on High Performance Computer Architecture, 2007, pp. 13-24.

Nexperia website. [Online]. Available: https://www.nexperia.com/. Accessed on: August 20, 2022.